西安易凡軟件FPGA暑期特惠培訓(xùn)班
中心簡介：
西安易凡軟件嵌入式中心是西北*以嵌入式軟件培訓(xùn)為核心業(yè)務(wù)的高科技企業(yè)，成立于美麗的西湖湖畔，由浙江*與西安易凡軟件公司強強聯(lián)手，共同組建的具有強大師資團(tuán)隊與完善課程體系的電子技術(shù)培訓(xùn)機(jī)構(gòu)，在FPGA、DSP、ARM、嵌入式操作系統(tǒng)、高速數(shù)字電路設(shè)計等多個領(lǐng)域擁有國內(nèi)一流的師資和豐富的培訓(xùn)經(jīng)驗。為廣大電子工程師提供最貼近工程實踐的培訓(xùn)課程，為國內(nèi)電子技術(shù)相關(guān)企事業(yè)單位提供最為可靠的技術(shù)培訓(xùn)和技術(shù)支持。
作為西北地區(qū)*專業(yè)的嵌入式系統(tǒng)培訓(xùn)機(jī)構(gòu)，易凡軟件嵌入式中心在2008年取得了輝煌的成績，培訓(xùn)學(xué)員近百人，有在校學(xué)子（?？啤⒈究?、碩士、博士）企業(yè)工程師、高校老師研究人員，學(xué)員百分之百成功就業(yè)，并創(chuàng)造了研究生學(xué)歷全部月薪六千元以上的好成績。
2008年，易凡軟件加入*嵌入式協(xié)會與*嵌入式產(chǎn)業(yè)聯(lián)盟，與*各地多家企業(yè)建立合作關(guān)系。在2009年2月易凡軟件成為Xilinx*計劃全球合作伙伴，成為Xilinx公司西北*授權(quán)的培訓(xùn)機(jī)構(gòu)。
課程介紹：
本次課程培訓(xùn)學(xué)習(xí)時間較長，有很強的針對性，幫助學(xué)員盡快掌握 CPLD/FPGA 的開發(fā)流程和設(shè)計方法，以工程實踐為例，循序漸進(jìn)的學(xué)習(xí)FPGA的集成開發(fā)環(huán)境，開發(fā)流程以及硬件電路設(shè)計等知識，并逐步掌握FPGA系統(tǒng)開發(fā)中的高速數(shù)字電路設(shè)計技巧，深入探討如何提高FPGA設(shè)計的性能，如何優(yōu)化設(shè)計等。
培訓(xùn)目標(biāo)：
FPGA系統(tǒng)的軟件和硬件開發(fā)工程師，通信、電子、控制、計算機(jī)、物理、IC設(shè)計等專業(yè)的*三*學(xué)生或研究生。
培訓(xùn)平臺:
每人一臺電腦一塊開發(fā)板，每次課程都配有相關(guān)實戰(zhàn)訓(xùn)練，每個實戰(zhàn)訓(xùn)練題目都在FPGA硬件平臺上進(jìn)行下載驗證。通過實戰(zhàn)，學(xué)員可以更好的理解消化課堂知識，工程實踐水平會得到迅速提高。
入學(xué)要求:
熟悉數(shù)字電路基礎(chǔ)與C語言基礎(chǔ)。
班級規(guī)模:
為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅持小班授課方式，報名人數(shù)限10人,多余人員安排到下一批。
教學(xué)保障
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后提供三個月的技術(shù)支持，充分保證培訓(xùn)后出效果.
3、學(xué)員在結(jié)業(yè)后仍可以使用中心的學(xué)習(xí)平臺，軟硬件資源,以鞏固學(xué)習(xí)效果
4、為學(xué)員制作簡歷，指導(dǎo)筆試與面試
5、優(yōu)秀學(xué)員中心將推薦實習(xí)或就業(yè)崗位。
培訓(xùn)資料：
《易凡軟件FPGA系統(tǒng)設(shè)計專用培訓(xùn)教程》
開課時間：
鑒于2008年易凡FPGA暑期特惠班報名人數(shù)太多，很多FPGA技術(shù)愛好者未能參加FPGA暑期全程班,2009年易凡軟件嵌入式中心增加一班，共開設(shè)三班，欲參加學(xué)習(xí)的學(xué)員可以根據(jù)自己的時間來選擇班次。
A班：6月27日, B班：7月20日, C班：8月5日
優(yōu)惠：
報名學(xué)員可以享受團(tuán)體報名優(yōu)惠，兩人以上95折，三人以上9折。報名時間越早可享受越多優(yōu)惠，具體優(yōu)惠政策可咨詢中心人員：029-85399235
公司
上課地點：
易凡軟件嵌入式培訓(xùn)中心
課 程 大 綱
*天 FPGA技術(shù)*發(fā)展概況以及FPGA最小系統(tǒng)設(shè)計
1. CPLD/FPGA技術(shù)現(xiàn)狀和發(fā)展方向以及典型應(yīng)用領(lǐng)域
2. 傳統(tǒng)CPLD(基于CMOS,EEPROM工藝)結(jié)構(gòu),性能指標(biāo)及應(yīng)用介紹
3. CPLD/FPGA的加載電路模式分析及注意事項
4. CPLD/FPGA的內(nèi)核和IO供電分析及IO電平兼容原則
5. CPLD/FPGA電源、時鐘和復(fù)位電路設(shè)計
6. FPGA 下載配置方式:JTAG AS PS模式電路設(shè)計
實戰(zhàn)訓(xùn)練一: LCD動態(tài)液晶顯示控制
第二天 基于SOPC設(shè)計開發(fā)的系統(tǒng)電路設(shè)計,包括以下內(nèi)容(參考實驗平臺)
1) FPGA管腳設(shè)計
2) CPLD/FPGA 下載配置和調(diào)試接口電路設(shè)計
3) 高速SDRAM/異步SRAM（ASRAM）/FLASH存儲器接口電路設(shè)計
4) VGA接口,PS/2鼠標(biāo)5) 及鍵盤接口接口電路設(shè)計
6) RS-232串口/字符型液晶顯示器接口電路設(shè)計
7) 電源/復(fù)位/時鐘電路設(shè)計
實戰(zhàn)訓(xùn)練二: 跑馬燈設(shè)計實驗
實戰(zhàn)訓(xùn)練三: 七段數(shù)碼管的顯示
第三天 Verilog設(shè)計語言
實戰(zhàn)訓(xùn)練三:FIFO的設(shè)計方法
實戰(zhàn)訓(xùn)練四:RAM的設(shè)計方法
第四天 集成環(huán)境的高級使用
實戰(zhàn)訓(xùn)練五:基于FPGA 的VGA 圖像顯示實驗
第五天 高速數(shù)字電路設(shè)計
實戰(zhàn)訓(xùn)練六:典型狀態(tài)機(jī)設(shè)計實例
第六天 SignalTap II與LogicLock功能介紹
實戰(zhàn)訓(xùn)練七: UART 項目訓(xùn)練
實戰(zhàn)訓(xùn)練八: SignalTap II功能實踐
第七天 同步電路設(shè)計
實戰(zhàn)訓(xùn)練九: FPGA與CPU 的接口電路設(shè)計
第八天 基于FPGA的SOPC系統(tǒng)組成原理和典型方案
實戰(zhàn)訓(xùn)練十: 基于NIOSII處理器的Hello Led程序
第九天 基于FPGA的SOPC 軟件設(shè)計
實戰(zhàn)訓(xùn)練十一: 基于NIOS 系統(tǒng)的 UART實驗
第十天 FPGA 綜合實訓(xùn)
實戰(zhàn)訓(xùn)練十二:FPGA 綜合項目的需求分析，結(jié)構(gòu)設(shè)計，代碼設(shè)計，仿真驗證和程序下載固化
注:上表中第四天至第十天理論課程詳細(xì)內(nèi)容未列出.
